tests/bugs/modalg_6/bug27552_3

   1 puts "=========="
   2 puts "OCC27552"
   3 puts "=========="
   4 puts ""
   5 #######################################
   6 # Wire creation fails depending on the order of edges
   7 #######################################
   8
   9 pload QAcommands
  10 OCC27552
  11
  12 #outw is output wire
  13 checkshape outw
  14 checknbshapes outw -vertex 5 -edge 4
  15 nexplode outw v
  16 checkmaxtol outw_4 -ref 0.12